Fachlicher Schwerpunkt dieses Freiberuflers

FPGA Entwickler

verfügbar ab
01.07.2020
verfügbar zu
95 %
davon vor Ort
80 %
PLZ-Gebiet, Land

D8

Städte
Olching (Deutschland)
50 km
Kontaktwunsch

Ich möchte bevorzugt für Projekte in diesen Einsatzorten kontaktiert werden.

Projekte

07/2017 - Heute

2 Jahre 8 Monate

Erstellung von Systemkonzepten und Auswahl

Rolle
Diplom Ingenieur Entwicklung
Kunde
Ingenieurbüro Spies
Einsatzort
Hohenwart
Projektinhalte
  • Erstellung von Systemkonzepten und Auswahl von Logikbausteinen
  • Definition, Umsetzung und Simulation von Logikfunktionen in HDL (Verilog/VHDL)
  • Anbindung der Logik an Embedded-Mikrokontrollers-Systeme und Erstellung von Testsoftware in der Programmiersprache C/C++
  • Erstellung von Test/Update Software für Windows/ Linux

01/2005 - 06/2017

12 Jahre 6 Monate

neue FPGA Technologien

Rolle
Principal Staff Engineer Logic Design
Projektinhalte

Zusätzliche Aufgaben aufgrund der neuen Position und der Fokussierung auf neue FPGA Technologien

  • Technische Verantwortung für alle Logik Design Projekte (FPGAs, CPLDs und ASICs) einschließlich Verantwortung für die Design Qualität und den termingerechten Abschluss 
  • Technische Unterstützung von Marketing-, Verkaufs-Mannschaft und den Kunden
  • Marktanalyse und Evaluierung neuer FPGA und ASIC Technologien, technischer Trends und Anforderungen
  • Erstellen von Zeitplänen, Machbarkeitsstudien und Spezifikationen
  • Generierung von FPGA Programmier-Daten, die für die Produktion oder für Updates im Feld notwendig sind

01/1996 - 06/2017

21 Jahre 6 Monate

Diverse Projekte

Projektinhalte
  • Artesyn – Emerson – Motorola – Force Computers
  • Firmenwechsel aufgrund diverser Betriebsübergänge

03/2014 – 06/2017:

Kunde: Artesyn Embedded Technologies GmbH,  Neubiberg

01/2008 – 02/2014:

Kunde: Emerson Network Power Embedded Computing GmbH

02/2005 – 12/2007:

Kunde: Motorola GmbH

01/1996 – 01/2005:

Kunde: Force Computers GmbH

09/1998 - 12/2004

6 Jahre 4 Monate

ASIC

Rolle
Chief Architect
Projektinhalte

Zusätzliche Aufgaben aufgrund der neuen Position

  • Verantwortung für Architektur und Realisierung von ASICProjekten sowie deren termingerechten Abschluss
  • Ausbau der technischen Kompetenz innerhalb der ASIC-Abteilung. Zum Beispiel Weiterentwicklung des ASIC-Design-Flow sowie deren Dokumentation
  • Vertretung und Präsentation der Projekt und der Abteilung bez. Architektur, Design und Arbeitsabläufen
  • Umsetzung von Kunden- und Markanforderungen in ASIC Produktvorschläge
  • Analyse von Kundenapplikationen und Informationen aus dem Feld und Einbringen der Daten in das Team und in neue Designs
  • Betreuung der ASIC-Designer in der Konzeptphase, beim Design und bei der Problemlösung

01/1996 - 08/1998

2 Jahre 8 Monate

Entwicklung und Simulation von ASIC’s

Rolle
ASIC Design Engineer
Projektinhalte
  • Entwicklung und Simulation von ASIC’s mit der Hochsprache Verilog
  • Schaltungssynthese mit Design Compiler von Synopsys
  • Mitarbeit bei der Partitionierung der Design-Aufgabe und der Ressourcenzuordnung
  • Zusammenarbeit mit anderen Abteilungen innerhalb Engineering
  • Unterstützung der Hardware- und Software-Entwickler bei Design und Test

04/1995 - 12/1995

9 Monate

integrierte Schaltungen

Rolle
Design Ingenieur
Kunde
SICAN GmbH
Einsatzort
Hannover
Projektinhalte

Mitarbeit an einem MPEG-2 Decoder Baustein. RTL Kodierung, schreiben der Testumgebung und der Tests mit VHDL

07/1989 - 03/1995

5 Jahre 9 Monate

Betreuung des Design Centers

Rolle
Applikations-Ingenieur ASIC
Kunde
Eurodis Enatechnik Electronics GmbH
Einsatzort
Quickborn
Projektinhalte
  • Betreuung des Design Centers (Software und Hardware Installation und die Wartung der Workstations
  • Unterstützung von Kunden im Design Center und Durchführung von Workshops für FPGA/ASIC-Designs
  • Realisierbarkeitsstudien, Schaltungsabschätzungen, Preisanfragen bei Herstellern, Bearbeiten bzw. Erstellen von Spezifikationen
  • Durchführung von Kundenentwicklungen von der Spezifikation über Schaltungseingabe, Netzlistengenerierung, Simulation, Verifikation, Erstellen der Testvektoren bis zum Erstellen des Layouts

03/1986 - 06/1989

3 Jahre 4 Monate

Entwurf von Verstärkerschaltungen

Rolle
Labor Ingenieur
Kunde
Siemens AG
Einsatzort
München
Projektinhalte
  • Entwurf von Verstärkerschaltungen in 1µm CMOS
  • Simulation von 2D-Filtern zur Bildverbesserung
  • Entwurf eines Zeilenspeichers für ein Echtzeit 2D-Filter für Videoanwendungen
  • Untersuchung von Architekturkonzepten für künstliche Neuronale Netze

Kompetenzen

Produkte / Standards / Erfahrungen

KURZPROFIL:

  • 25 Jahre Erfahrung in der Entwickler von komplexen Logik Designs mit HDL (Verilog/VHDL)
  • Fachkompetenz Systemarchitektur im Bereich Embedded Computing
  • Sehr gute analytische und konzeptionelle Fähigkeiten

Hardwarebeschreibungssprachen:

Verilog/VHDL sehr gute Kenntnisse

Halbleiter-Technologien:

ASIC/FPGA/CPLD sehr gute Kenntnisse

Hersteller programmierbarer Logik:

  • Lattice / Xilinx / Intel(Altera) sehr gute Kenntnisse
  • Microsemi / QuickLogic  fortgeschrittene Kenntnisse

Sensor-Technologie:

LIDAR  sehr gute Kenntnisse

Skriptsprachen:

tcl, perl, Python fortgeschrittene Kenntnisse

Versionskontrollsoftware:

Clearcase, svn, git fortgeschrittene Kenntnisse

Digitale Oszilloskope:

Agilent/Tektronix fortgeschrittene Kenntnisse

Büro-Software-Kenntnisse:

Microsoft Office sehr gute Kenntnisse

Beruflicher Werdegang:

LIDAR IP

Aufgaben:

Logik Modul für die Erfassung von Zielen aus Rückstreukurven in Echtzeit

Rolle:

Verantwortlich für die Spezifikation, Entwicklung, Simulation und Test der IP anhand von Test-Plattformen.

Tätigkeiten:

Mitarbeit am LIDAR System Konzept, Erstellen der Logik Design Spezifikationen, Implementierung der Logik, Erstellen der Testumgebung und der Tests, Erstellen der Anbindungs-Software für einen Mikrocontroller und für einen Embedded Linux Rechner. Inbetriebnahme der TestPlattformen 

Technologien:

FPGA Bausteine von Xilinx und Lattice, Verilog Simulatoren der Hersteller, Mikrokontroller von Arm mit M0+ Architektur, g++ GNU C/C++ Compiler, PlatformIO IDE, Embedded Linux Modul von Acme Systems, Versionskontroll-Software SVN und GIT

Besonderheiten:

Einarbeiten in neue Mikrokontroller Architektur, Arbeiten mit neuer IDE und Erstellen der Applikations-Software mit C/C++

MaxCore

Aufgaben:

Artesyn Embedded Technologies Plattform, welche eine vielseitige und dichte Architektur bietet, um eine maximale Rechen- und Medienverarbeitungsdichte zu erzielen

Rolle:

Verantwortlich für alle programmierbaren Bausteine der Plattform und der systemrelevanten Einsteckkarten (fünf Bausteine)

Tätigkeiten:

Mitarbeit am System Konzept, Erstellen der Logik Design Spezifikationen, Implementierung aller Bausteine, Erstellen der Testumgebung und der Tests, Unterstützung des Hardware- und Software Teams bei der Inbetriebnahme der Plattform und der Karten

Technologien:

Lattice Bausteine der MACHXO2 Familie, Lattice Entwicklungs-Tool Diamond, Cadence Verilog Simulator, Versionskontroll-Software SVN.

Besonderheiten:

Paralleles Arbeiten an fünf Designs. Viele interdisziplinäre Schnittstellen zu Hardware, Management Firmware, BIOS und Betriebssystem. Unterstützung von Teams in USA und Indien 

ATCA-8310

Aufgaben:

AdvancedTCA DSP Board, unterstützt bis zu 30 DSPs, einen 8 Core Service Prozessor und einen 2 Core Intel I7 Prozessor. Für einen Telekom Kunden wurden mehrere Time Division Multiplex (TDM) Rear-TransistionModule (RTM) entwickelt, die unter anderem OC-3, OC-12, DS1 und DS3 unterstützen

Rolle:

Technische Projektleitung aller programmierbaren Bausteine, bestehend aus TDM FPGAs, deren Entwicklung ein Drittanbieter übernommen hat und den programmierbaren Bausteine für das Basis Board und das Basis RTM

Tätigkeiten:

Mitarbeit am System Konzept und der Verteilung der Funktionen auf die Bausteine, Erstellen/Abnahmen der Logik Design Spezifikationen, Implementierung der Bausteine für das Basis Board und Basis RTM, Erstellen der Testumgebung und der Tests, Übernahme der Testumgebung und der Tests für die TDM FPGAs, Unterstützung des Hardware- und Software Teams bei der Inbetriebnahme des Boards inklusive RTM

Technologien:

Lattice Bausteine der Familien MACHXO2/ECP2/ECP2M, PCI Express Schnittstelle, proprietäre SERDES Schnittstelle für die Zusammenfassung von TDM Busen, Lattice Entwicklungs-Tool Diamond, Cadence Verilog Simulator, Versionskontroll-Software SVN

Besonderheiten:

Übernahme und Wartung der komplexen TDM FPGAs (teilweise haben mehr als 10 Entwickler an den TDM Designs mitgewirkt). Viele interdisziplinäre Schnittstellen zu Hardware, Management Firmware, BIOS und Betriebssystem. Unterstützung des Kunden aus England


Betriebssysteme
Linux
fortgeschrittene Kenntnisse
Unix
fortgeschrittene Kenntnisse
Windows
fortgeschrittene Kenntnisse

Programmiersprachen
C
fortgeschrittene Kenntnisse
C++
Grundkenntnisse
Java
fortgeschrittene Kenntnisse

Sprachkenntnisse
Englisch
fließend/B2

Aus- und Weiterbildung

10/1980 - 04/1986

5 Jahre 7 Monate

Studium der Elektrotechnik

Abschluss
Diplom-Ingenieur Univ.
Institution, Ort
Technische Universität München, München

Ausbildungshistorie

09/1970 – 06/1979:

Institution: Math. Nat. Gymnasium Pocking, Pocking

Abschluss: Abitur